高度なチップパッケージング: メーカーが勝つためにどのように戦略を立てるか

半導体ウェーハがベース今日のテクノロジーのほとんどにとって非常に重要な集積回路の一部です。 ウェーハのパッケージングは​​、金属、プラスチック、セラミック、ガラスのいずれであっても、ウェーハを環境と結びつけ、化学汚染や光、熱、衝撃による損傷から保護します。 ウェーハの設計と製造というフロントエンド プロセスと比較して、パッケージングというバックエンド プロセスは 2 つの理由から過小評価されてきました。第 1 に、旧世代の装置を使用してもウェーハをパッケージングすることがまだ可能です。 第 2 に、パッケージングは​​主に、他の差別化要因ではなく、主に低人件費に基づいて競争する外部委託の半導体組立およびテスト会社 (OSAT) によって行われます。

このモデルは、高度な技術を使用し、さまざまなウェーハからコンポーネントを集約して、優れたパフォーマンスを備えた単一の電子デバイスを作成する高度なパッケージングの導入によって変わる可能性があります。 2000 年頃に導入された高度なパッケージングは​​、現在、半導体技術の次のブレークスルーとして大きな勢いを増しています。

高度なパッケージングは​​、5G、自動運転車、その他のモノのインターネット技術、仮想現実や拡張現実など、今や主流になりつつある新興アプリケーションを実行する半導体の需要を満たすのに役立ちます。 これらのアプリケーションには、大量のデータを迅速に処理できる高性能、低消費電力のチップが必要です。 1965 年にマイクロチップ上のトランジスタの数が数年ごとに 2 倍になると仮定したムーアの法則にもかかわらず、ノードの進歩は現在限界に達しつつあります。 その結果、チップ製造のフロントエンドにおける技術進歩は減速しており、経済的に実現可能なダイの最大サイズ、したがってその性能はより制限されつつあります。 複数のチップを組み合わせたバックエンド技術の新しいアプローチは、有望なソリューションを提供します。 2.5D、3D、ファンアウト、システム オン チップ (SoC) パッケージングなど、過去 20 年間に生み出された高度なパッケージング技術は、ワイヤ ボンディングを補完することでこの隙間を埋めることを約束しています。過去半世紀のフリップチップ技術。

高度なパッケージングは​​従来のバックエンド パッケージングよりも高価値の機会を提供するため、大手企業やファストフォロワー（競合他社のイノベーションを模倣する組織）は、プレミアム顧客を獲得するためにさまざまな形のテクノロジーを開発および商品化しています。 この記事では、市場がどのように進化しているかを説明し、メーカーが今後得られる機会をどのように活用できるかを提案します。

2000 年以降、3 つの主要な先進パッケージング技術が市販され、過去半世紀に普及した 2 つの技術を補完しています (図 1)。

1950 年代に開発され、現在も使用されているワイヤボンド技術は、はんだボールと細い金属ワイヤを使用して、プリント回路基板 (PCB) をダイ (集積回路を含む四角形のシリコン) に取り付ける相互接続技術です。 パッケージ化されたチップよりも必要なスペースが少なく、比較的離れた点を接続できますが、高温、高湿度、温度サイクルでは故障する可能性があり、各接合を順番に形成する必要があるため、複雑さが増し、製造が遅くなる可能性があります。 ワイヤボンディング市場は、CAGR 2.9% で、2031 年までに約 160 億ドルに成長すると予想されています。1ワイヤボンディング市場予測レポート、2021 ～ 2031 年、透明性市場調査、2021 年 11 月。

パッケージング技術における最初の大きな進化は、1990 年代半ばにフリップ チップで起こりました。フリップ チップでは、フェイスダウン ダイが使用され、その表面積全体が、PCB をダイに接合するはんだ「バンプ」による相互接続に使用されます。 これにより、フォーム ファクターまたはハードウェア サイズが小さくなり、信号伝播速度が向上します。つまり、送信機から受信機への信号の移動が速くなります。 フリップチップ パッケージングは​​、現在主に中央処理装置、スマートフォン、無線周波数システム イン パッケージ ソリューションで使用されている最も一般的で低コストのテクノロジです。 フリップチップを使用すると、アセンブリを小型化でき、高温にも対応できますが、非常に平らな面に取り付ける必要があり、交換は簡単ではありません。 現在のフリップチップ市場は約 270 億ドルで、CAGR は 6.3% と予測されており、2030 年までに 450 億ドルに達すると予想されます。2「フリップチップ市場: パッケージング技術 (3D IC、2.5D IC)、バンピング技術 (銅) による情報」ピラー、はんだバンピング）、および地域 - 2030 年までの予測」、Straits Research、2023 年 4 月 2 日にアクセス。

従来のパッケージングでは、最初にシリコン ウェーハを個々のチップに「ダイシング」し、次にチップを PCB に取り付けて電気接続を構築しますが、ウェーハレベル パッケージングでは電気接続とモールディングをウェーハ レベルで行った後、レーザーを使用してチップをダイシングします。 チップ構成に関するウェハ レベル チップ スケール パッケージング (WLCSP) とフリップ チップの最大の違いは、WLCSP にはダイと PCB の間に基板がないことです。 代わりに、基板の代わりに再配線層 (RDL) が使用され、パッケージが小型化され、熱伝導が向上します。

ウェーハレベルのパッケージングは​​、ファンインとファンアウトの 2 つのタイプに分類されます。 ファンイン ウェーハ レベル パッケージングでは、主に初歩的な技術を必要とするローエンドの携帯電話に使用され、RDL はダイの中心に向かって配線されます。 2007 年に導入されたファンアウト バージョンでは、RDL とはんだボールがダイのサイズを超えているため、チップは薄型を維持しながらより多くの入力と出力を備えることができます。3Karen Heyman と Laura Peters、「ファンアウト」パッケージングの競争力が高まります」、「セミコンダクター エンジニアリング」、2022 年 8 月 18 日。ファンアウト パッケージングには、コア、高密度、および超高密度の 3 つのタイプがあります。 コアは主に、無線周波数やインフォテインメント チップなどのハイエンド テクノロジを必要としない自動車およびネットワーク アプリケーションに使用されており、約 15 億ドルのファンアウト パッケージング市場の 20% 未満を占めています。 高密度および超高密度は主にモバイル アプリケーションに使用され、一部のネットワークおよびハイ パフォーマンス コンピューティング アプリケーションにも拡大すると予想されます。 WLCSP の世界最大のメーカーは、台湾積体電路製造会社 (TSMC) です。

過去 10 年間に、同じパッケージ内に複数の集積回路を搭載できるスタック型 WLCSP が開発され、ロジック チップとメモリ チップを統合するヘテロジニアス ボンディングとメモリ チップのスタッキングの両方に使用されます。 2.5 次元スタッキングでは、2 つ以上のチップが、1 つのダイを別のダイに接続するインターポーザーを使用して並べて配置されます。 2.5-D スタッキングには、使用するインターポーザーの種類に基づいて、いくつかのカテゴリがあります。

3D スタッキングでは、インターポーザーの有無にかかわらず、複数のチップが裏向きに互いに重ねられます。 3-D スタッキングには主に 2 つのタイプがあります。 最も一般的なタイプは、マイクロバンプ (μ-バンプ) を備えた TSV です。 新しい代替手段であるバンプレスハイブリッドボンディングは、誘電体ボンドと埋め込まれた金属を使用して相互接続を形成します。 それはメモリプレーヤーによって探索されているだけです。

先進的なパッケージング市場は、そのさまざまなテクノロジーの最終アプリケーションによって推進されています (図表 2)。 2010 年代半ば以降、ファンアウト ウェーハレベル パッケージングが主流となり、約 60% の市場シェアを獲得しました。 ファンアウト パッケージングは​​スタッキングよりも安価で、高い耐熱性と小さなフォーム ファクターを実現するように設計されています。 これらの特性により、需要の大部分を生み出す可能性が高いモバイル アプリケーションに適しています。

Apple は、アプリケーション プロセッサ、グラフィック チップ、5G および 6G モデム チップにファンアウト型の高度なパッケージングを使用しています。 同社はこのテクノロジーの最大のユーザーであり、TSMC が生産する量のほとんどを消費しています。 他のトップファブレス企業、つまりハードウェアとチップを設計して販売するが、製造は外部委託する企業も、量産チップにファンアウト技術を使用しています。

HPC およびネットワーク アプリケーションの成長のほとんどは、消費者向けデバイスの AI チップ、エッジ コンピューティング、およびネットワーク チップによるものと考えられます。これらのチップには、ファンアウト パッケージングが提供できる小型のフォーム ファクターと手頃なコストが必要です。

2.5 次元スタッキングの成長を促進する可能性が最も高いのは、データセンターでの需要が高い HPC アプリケーションである可能性があります。 2022 年に 2.5 次元スタッキングを使用したデータセンター容量は 20 パーセント未満でしたが、その割合は今後 5 年間で 50 パーセントに増加する可能性があります。 モバイル アプリケーションの場合、2.5D パッケージングは​​コストが高すぎると考えられていますが、より安価なシリコン ブリッジ、RDL、ガラス インターポーザーを備えた次世代の登場により状況が変わる可能性があります。

3D パッケージングの場合、3D スタッキングの主要なアプリケーションであるメモリと SoC の使用は、約 30% の CAGR で成長すると予想されます。 高帯域幅メモリ (HBM) や HBM を使用したメモリ内処理 (PIM-HBM) など、高帯域幅を必要とする高性能製品のロジック チップに 3D スタック メモリが組み込まれるケースが増えています。 3D スタック メモリに対する実質的な需要は、大容量と高速性を必要とするデータセンター サーバーと、メモリと処理に可能な限り最大の帯域幅を必要とするグラフィック アクセラレータとネットワーク デバイスから発生すると考えられます。

HPC システム、特に CPU は 3-D SoC チップの需要を促進します。 大手企業は 2022 年にハイブリッド ボンディングの採用を開始しており、すぐに高速追随企業が市場に参入する可能性があります。 OSAT、下位層のファウンドリ、統合デバイス製造業者 (IDM) は、高い技術障壁を考慮すると、市場に参入する可能性は低いです。

市場の成長は、自動車 OEM や家電メーカーなどの最終顧客に大きく依存しています。 自動運転車などのアプリケーション向けの高速で信頼性の高いコンピューティングのニーズが高まっているため、高度なパッケージング プロバイダーを求める最終顧客が増えています。 半導体メーカー、特にロジック IDM やファウンドリにとって、高度なパッケージングは​​重要なセールス ポイントとなる可能性があります。

自動運転車などのアプリケーション向けの高速で信頼性の高いコンピューティングのニーズが高まっているため、高度なパッケージング プロバイダーを求める最終顧客が増えています。

価値の高いファブレス顧客を獲得し維持するために、メーカーは高度なパッケージング ソリューションを快適に共同開発する必要があります。 ファブレス企業は大規模生産が開始される前にチップ計画プロセスの完全な所有権を取得しますが、メーカーには付加価値を加える余地があります。 共同開発は、多くの場合、チップ アーキテクチャの設計段階と、設計検証のための最初のシャトル ラン中に行われます (図 3)。 より高性能のチップに対する需要と、パッケージングによって生じるチップ設計の複雑さの増大により、このような協力の必要性は高まることが予想されます。

2016 年、TSMC は主要顧客との緊密な協力のもと、主にワイヤレス アプリケーション向けの革新的な統合ファンアウト (InFO) ウェハーレベル システムをリリースしました。 最近では、InFO AiP (アンテナ イン パッケージ) や InFO PoP (パッケージ オン パッケージ) などの派生製品がリリースされ、ネットワーキングや HPC の他のアプリケーションに拡張されています。

顧客に製品のサポート量を保証するには巨額の技術投資が必要となるため、速い追随者が市場リーダーに追いつくのは難しいかもしれません。 さらに、高速追随者はファンアウトおよび 2.5-D の研究開発レベルのパッケージング技術を持っているかもしれませんが、高い生産歩留まりに不可欠な生産経験がほとんどまたはまったくありません。 これを克服するには、パッケージング企業は開発の初期段階からアンカー顧客を獲得する必要があります。 自社が高度なパッケージング向け製品の製造を設計段階から支援する姿勢を示すことが、顧客獲得の鍵となります。

高度なパッケージ化には、エンドユーザー ソフトウェアとハ​​ードウェアのアーキテクチャの変更が必要となるため、バックエンド プロバイダーからのサポートにより高度なパッケージングを導入する負担を軽減できる初期アーキテクチャ段階でパッケージング設計を検討する必要があります。 顧客が高度なパッケージング ベンダーを選択すると、将来のプロジェクトでもそのベンダーにコミットする可能性があります。

デザイン能力を獲得するために、企業はデザインハウスと提携したり、デザインハウスに投資したりすることができます。 デザインハウスは、知的財産 (IP) 開発から設計、生産に至るチップ製造プロセス全体にわたって重要な役割を果たします。 さらに、IP プールを所有すると、顧客は設計ニーズを迅速に満たし、冗長な設計やリソースを回避できるようになります。 デザインハウスはフロントエンドとバックエンドのサービスを提供できる必要があります。 フロントエンド サービスには、レジスタ転送レベルの設計と必要な機能の高レベルの記述が含まれます。 バックエンド設計には、ロジック テストと配置配線が含まれます。

チップ メーカーにとって潜在的に重要な価値提案のもう 1 つは、設計能力を確保し、設計からウェーハ製造、パッケージング、テストに至るまでのターンキー ソリューションを提供することです。 このタイプのサービスでは、顧客にワンストップ ショップを提供します。

製造に関して言えば、メーカーが 2.5D および 3D パッケージングのために習得する必要がある 2 つの主要な技術能力は、それぞれインターポーザーとハイブリッド ボンディングです。 2.5-D の場合、メーカーは、シリコン、RDL、ガラスなどの新しい材料と製造方法を使用して、新たなインターポーザー ソリューションに対応できなければなりません。 3D の場合、最新技術であるハイブリッド ボンディングには、さまざまな物質を均一な平坦度で研磨してディッシングを防ぐための化学的機械的平坦化と、装置とノウハウの両方におけるディスクからウェーハまでの機能による高い相互接続精度が必要です。

高度なパッケージングの主要なプレーヤーには、ロジックおよびメモリ IDM、最先端または成熟したノード機能を備えたファウンドリ、および OSAT が含まれます。 図 4 は、先行者と高速追随者が現在処理している機能を示しています。

先行者が市場に参入し、ロジック パッケージング機能に基づいて大量生産を行っています。 彼らは既存の顧客と積極的にユースケースを開発し、最先端の高度なパッケージング技術を適用しています。 これらの大手企業は研究開発と製造において先進的ですが、急速に拡大する需要に直面して、生産量を安定させるために後続企業との提携を模索する可能性があります。

先行者は、ロジック パッケージ化能力に基づいて大量生産を行っています。 これらの企業は研究開発と製造において先進的ですが、急速に拡大する需要に直面して生産量を安定させるために後続企業とのパートナーシップを模索する可能性があります。

多くのファストフォロワーは、先進的なパッケージング市場のシェアを獲得しようと努めていますが、設計や製造の能力を習得していないか、特にハイエンド ソリューションに関して十分な顧客ベースを構築していません。

成熟したノード機能はあるものの高度なパッケージングに欠けているファウンドリは、現在の製品ポートフォリオ内で相乗効果を見つけることで大きな利益を得ることができる可能性があります。 10 ナノメートル未満のノードを備えた高度なロジック チップには高度なパッケージングの必要性が最も高くなりますが、高速追随者が成熟したノード市場を獲得する機会を見つけることが重要です。 高度なパッケージングを適用して成熟ノードのレガシー チップのパフォーマンスを向上できる分野には、ネットワーク アプリケーション用の無線周波数トランシーバ チップ、先進運転支援システム (ADAS)、自動車アプリケーション用のインフォテインメント チップなどがあります。

もう 1 つのオプションは、ロジック プロバイダーと提携して、成熟したノードと最先端のノードの両方を使用する特定のアプリケーション向けの設計および製造ソリューションを開発することです。 この戦術の実現可能性は、エンドアプリケーションの需要とロジックプロバイダーのニーズに大きく依存します。

ハイエンドの高度なパッケージング市場における OSAT の機能には限界があります。 ハイエンドのソリューションと直接競合しようとするのではなく、比較的ローエンドのソリューションを提供したり、ハイエンドの高度なパッケージングが可能な企業と特定のバリューチェーン領域で協力しようとしたりすることができます。 大手 OSAT は、提供する高度なパッケージングの範囲を拡大するために積極的に投資しています。 一部はすでにコアおよび HD レベルのファンアウト パッケージングを処理できますが、2.5-D および 3-D スタッキングは主に研究開発段階にあります。

OSAT のもう 1 つのオプションは、2.5-D および 3-D スタッキングが可能なプレーヤーと提携することです。 これらのパートナーはシリコン貫通ビア、RDL リソグラフィー、ハイブリッド ボンディングなどのコア プロセスに取り組んでいますが、OSAT はウェーハの薄化やバンピングなどの中間からバックエンド プロセス向けのソリューションを提供できる可能性があります。

ファウンドリや IDM は高度なパッケージング機能を開発していますが、最先端のテクノロジーを必要とするハイエンドの顧客を引き付けるためだけに高度なパッケージングを使用する可能性が高く、OSAT ビジネス全体を混乱させることはありません。 フロントエンド製造と比べて営業利益率に大きな差があるため、コアおよびファンアウトの先進的なパッケージングへの拡大は期待されていないが、より収益性の高い先進的な 2.5D または 3D パッケージングに進出する可能性はある。

高度なパッケージングにはロジック機能が不可欠ですが、トップ企業が基本レベルのロジック チップを含むメモリ チップのパフォーマンスを向上させるために 3-D スタッキング テクノロジーを使用しているため、3D スタッキング テクノロジーは依然としてメモリ IDM にチャンスをもたらす可能性があります。 IDM プレーヤーは、主要顧客の高度なパッケージング チップのメモリをカスタマイズするテクノロジーを使用することで、差別化することもできます。

メモリ IDM のもう 1 つのシナリオは、特に設計または製造において、高度なパッケージングとの相乗効果を可能にするロジック機能を開発することです。 ただし、これには多額の投資が必要となり、バリューチェーン全体にわたる危険な飛躍が必要となります。

高度なパッケージングの出現により、チップメーカーの競争環境は変化しました。 パッケージングは​​もはやコモディティプロセスではなく、大手企業が真っ先に先進的なパッケージングを自社製品の戦略的部分に据えようとしています。 他のメーカーは、自社の戦略や製品に高度なパッケージングを組み込む方法を見つけられなければ、コモディティ化されるリスクがあります。 高度なパッケージング市場には、多くの破壊的な機会があり、通常のビジネスを超えた課題も存在します。

オンドレイ・バーカッキーマッキンゼーのミュンヘン事務所のシニアパートナーであり、キム・テヨン彼はソウル事務所のコンサルタントです。エンジニアのヨムアソシエイトパートナーです。

著者らは、この記事への貢献について、Hawon Baeg、Harald H. Bauer、Steve Park、Rutger Vrijen、Bill Wiseman に感謝の意を表します。