完全なRISC

Agile Analog は、バルセロナで開催された RISC-V Summit Europe で、RISC-V アプリケーション用の初の完全なアナログ IP サブシステムを提供します。初期サブシステムには、電源管理ユニット (PMU)、スリープ管理ユニット (SMU)、データコンバータなど、一般的なバッテリ駆動の IoT システムに必要なすべてのアナログ IP が含まれています。このユニークでプロセスに依存せず、カスタマイズ可能でデジタル的にラップされたアナログ IP サブシステムは、RISC-V コアと組み合わせて完全なソリューションを形成するため、システムオンチップ (SoC) 設計者が現在直面している問題の多くを解決するのに役立ちます。

Agile Analog の製品マーケティングディレクターである Chris Morrison 氏は次のように説明しています。「RISC-V アーキテクチャにより、新しい SoC 製品開発が急増しており、よりアクセスしやすく構成可能な IP への需要が高まっています。デジタルチップ設計者が直面する大きな課題の 1 つは、 face は、SoC 設計をサポートするためにアナログ回路を統合しています。」

Chris 氏はさらに次のように付け加えています。「当社の RISC-V アナログ IP サブシステムを使用すると、特定のプロセスやファウンドリに適切なアナログ IP にアクセスできます。その後、これを RISC-V スペースのデジタル IP プロバイダーからのデジタル IP とシームレスに統合でき、作業を簡素化できます。「チップ設計を強化し、新しい RISC-V IoT アプリケーションの市場投入までの時間を短縮します。他のアジャイルアナログ IP と同様に、このサブシステムもカスタマイズ可能で、アプリケーションに必要な正確な機能セットを提供します。」

従来のアナログ IP は長年にわたって大きなボトルネックとなっており、利用できるオプションは限られており、チップ設計者は、多くの場合複数のベンダーから提供される複数のアナログ IP ブロックを統合するのに苦労してきました。アナログとデジタル間の混合信号境界の設計と検証は、時間と費用がかかり、専門的な知識とツールが必要であることで知られているため、特に困難な作業でした。ただし、Agile Analog の独自のテクノロジーと新しいデジタルラップアプローチの結果、これらの統合と検証の課題は、Agile Analog が顧客に代わって対処し、迅速に解決できます。

この新しいアナログ IP サブシステムは、アナログ環境とデジタル環境の両方で検証され、MCU のペリフェラルバスに直接接続され、SoC の既存のデジタル検証環境に簡単に統合できるように SystemVerilog モデルが付属しています。

RISC-V International の CEO である Calista Redmond 氏は、「RISC-V はすでに世界中で 100 億以上のコアに採用されており、RISC-V エコシステムは繁栄しています。チップ設計者を支援するこのような革新的なソリューションがあることは非常に重要です」とコメントしています。私たちのコミュニティは、エキサイティングな新しい RISC-V IoT アプリケーションの配信を迅速に進めることができます。」

IoT アプリケーション用の初期の RISC-V サブシステムマクロが現在利用可能であり、次のサブブロックで構成されています。

agilePMU サブシステムは、SoC/ASIC 用の効率的で高度に統合された電源管理ユニットです。パワーオンリセット、複数の低ドロップアウトレギュレータ、および関連するリファレンスジェネレータを備え、最適な電力管理機能を提供しながら低消費電力を確保するように設計されています。統合デジタルコントローラを備えたこのサブシステムは、起動とシャットダウンを正確に制御し、供給シーケンスをサポートし、各 LDO の個別にプログラム可能な出力電圧を可能にします。ステータスモニターは、サブシステムの現在の状態に関するリアルタイムのフィードバックを提供し、最適なシステムパフォーマンスを保証します。

agileSMU サブシステムは、SoC のスリープモードからのウェイクアップを安全に管理するために必要な必須の IP ブロックで構成される低電力の統合マクロです。通常、低周波 SoC 動作および RTC 用のプログラム可能な発振器、ウェイクアップシーケンスの開始に使用できる多数の低電力コンパレータ、および SoC に堅牢な起動リセットを提供するパワーオンリセットが含まれます。。統合デジタルコントローラーを備えたこのサブシステムは、ウェイクアップコマンドとシーケンスを正確に制御します。ステータスモニターは、サブシステムの現在の状態に関するリアルタイムのフィードバックを提供し、製品ライフサイクル全体にわたって最適なシステムパフォーマンスを保証します。

agileSensorIF サブシステムは、外部センサーとのインターフェースに必要なすべてのアナログを提供する低消費電力の統合マクロです。 2 つの最大 12 ビットおよび 64 MSPS SAR ADC、12 ビット DAC、および複数のプログラマブルコンパレータを備えたこのセンサーインターフェイスは、外部とのインターフェイスに必要なすべての接続を提供します。統合されたプログラマブルゲインアンプとバッファは、幅広い外部センサーとシステムをサポートします。統合されたデジタルコントローラーとステータスモニターが装備されており、サブシステムの現在の状態に関するリアルタイムのフィードバックを提供し、製品ライフサイクル全体にわたって最適なシステムパフォーマンスを保証します。

www.agileanalog.com

クラウドベースの IoT システム開発ツール IAR と CAES が宇宙グレード RISC-V プロセッサで提携 Codasip が RISC-V イノベーションを推進するイノベーションハブを立ち上げる IoT デバイスの開発時間を 50% 削減するソフトウェア完全にカスタマイズ可能なベクトルユニットで 64 ビット RISC-V コアを補完トリオサポート RISC -SoCコンセプトから展開までのV開発

ニュース